Análise de Timing (Setup / Hold)

1. Arquivos de origem

Arquivo	Papel
output_files/soc_system.sta.summary	Setup/Hold/Pulse Width por clock
output_files/soc_system.fit.summary	Modelo de timing Final; device

2. Setup (Slow 1100 mV 85 °C)

Clock	Slack (ns)	TNS (ns)	Situação
clk_pix (meu_pll)	+2,811	0,000	OK
pllpara100 (~100 MHz)	+1,524	0,000	OK
clock_50	+3,114	0,000	OK
HPS SDRAM afi_clk	+1,730	0,000	OK

3. Hold (Slow 1100 mV 85 °C)

Hold está positivo em todos os clocks reportados (modelo lento 85 °C). Minimum Pulse Width também com slack positivo nos domínios principais.

4. Conclusão de timing

Setup OK em todos os domínios (incluindo clk_pix e o clock do núcleo). Hold OK. O projeto PBL02_AFJ fecha timing no relatório oficial do Quartus, o que representa uma melhoria significativa em relação à versão FPGA anterior, onde o domínio de pixel apresentava slack negativo.